Title of Invention: D/A Converter

<u>Publication Number: Japanese Utility Model Application</u>
Laid-open Sho 63 No.165932

Publication Date: October 28, 1988 Priority Country: Japan Application Number: Japanese Utility Model Application Sho 62 No.58293

Application Date: April 17, 1987


Applicant: NEC Corporation (0) Inventor: Nami INAMASU (0) Int.Cl⁴: H03M 1/68

Configuration:

Fig. 1 illustrates a circuit diagram of a device. In the drawing, A0 to A15 designate input terminals of digital data while B1 designates an output terminal of analog data. Among them, the input terminals AO to A7 are connected to a lower-side decoder 2 while the input terminals A8 to A15 are connected to an upper-side decoder 1. Output signal lines of the upper-side decoder 1 are connected to an upper-side D/A converter 3 while output signal lines of the lower-side decoder 2 are connected to a lower-side D/A converter 4. The upper-side decoder 1 and the lower side decoder 2 each has output signal lines of 2^8 = 256 lines, respectively, in order to decode input signals of 8 bits each, wherein only one output signal line which corresponds to an input digital data is selected. Each output from respective D/A converter 3 and 4 is provided to the output terminal B1 of analog data via an adder 10. A couple of measurement terminals B2 and B3, respectively, are connected to each end of a series resistor RO of the lower-side D/A converter 4. Meanwhile, a resistor R4 is the resistor which is parallelly connected to the series resistor RO while a resistor R6 is the resistor in which one end is connected to RO and R4 while the other end is grounded. A power source 5 is for a bias source. Here, in each of the D/A converters 3 and 4, the series

resistor RO is configured such that comprising $2^8 = 256$ unit resistors are connected in series to construct the series resistor RO. this means that each of D/A converters 3 and 4 is provided with 256 kinds of analog data. resistance value of each unit resistor for the D/A converters 3 and 4 are all equal. Between in each contact point of the resistor and the decoders 1 and 2, a MOS transistor switch 9 is disposed. ON-OFF of the switch 9 is controlled by output from the decoders The thus configured D/A converter is operated as follows. As high-level or low-level digital data is applied to each of input terminals AO to A15, the digital data input to the input terminals A0 to A7 is received by the lower-side decoder 2 while the digital data input to the terminals A8 to A15 is received by the upper-side decoder 1. As the result, only one output signal line which corresponds to input digital data is selected by means of the upper-side and the lower-side decoders 1 and 2. subsequently, only the selected signal line performs switch-on of the D/A converter 3 and 4. Here, in the D/A converter 3 and 4, voltage provided from the power source 5 is divided by resistors with equal resistance value. In this case. the smallest step of voltage of the D/A converter 3 is equal to the full-scale voltage of the D/A converter 4, which is secured by the resistor R4. In the D/A converter 4, voltage applied to the resistor R4, (which is equivalent to 1 LSB of the upper-side D/A converter 3) by the series resistor R0 comprising 256 unit resistors which has equal resistance value as to the resistor R4, is divided into 256 steps. This series resistor R0 is connected in parallel to the resistor R4 wherein output voltage is level-shifted by the resistor R6. More specifically, combined resistance within the D/A converter 4 is 0.996R (where R= 1 LSB of the upper-side D/A converter 3). However, the ratio between the upper-side D/A converter 3 and the

lower-side D/A converter 4 is precisely corrected by the adder 10. Meanwhile, in order to measure accuracy of resistance of lower-side D/A converter 4, if output of the upper-side D/A converter 3 is fixed, it is possible to measure output of the lower-side D/A converter 4 from the output B1 without influenced by noise, etc.



⑲ 日本 国 特 許 庁 (JP)

⑩実用新案出顧公開

@ 公開実用新案公報 (U)

昭63-165932

@Int_Cl_4

識別記号

庁内整理番号

A A DEPTH OF THE STATE OF THE SECOND OF THE SECOND SECOND

❸公開 昭和63年(1988)10月28日

H 03 M 1/68

6832-5J

審査請求 未請求 (全/门頁)

図考案の名称 D/A変換装置

到実 顧 昭62-58293

②出 顧 昭62(1987)4月17日

⑫考 案 者 稲 益 奈 美

東京都港区芝5丁目33番1号 日本電気株式会社内

②出 顋 人 日本電気株式会社

東京都港区芝5丁目33番1号

②代理人 弁理士内原 晋

明和書

- 1. 考案の名称
 - D/A変換装置
- 2 , 実用新案登録請求の範囲

大力である。 大力でである。 大力でである。 大がですがですが、では、 大がですがですが、では、 大がですがですが、 でがですが、 でがですが、 でがですが、 でがですが、 がですが、 がでする。 がでする。 がですが、 ができる。 がででが、 ができる。 ができる。 ができる。 ができる。 ができる。 ができる。 ができる。 ができる。 がでできる。 ができる。 できる。 できる。

3. 考案の詳細な説明

〔産業上の利用分野〕

- 1 -

380



本考案は、デジタルデータをアナログデータに 変換するD/A変換装置に関する。

〔従来の技術〕

従来、抵抗分圧方式のD/A変換装置においては、例えば、入力されたデジタルデータを2分割し、上位桁と下位桁側を別のD/A変換器に入力して、2つのアナログデータを得、抵抗等を介することによって、上位側と下位側のアナログデータの相対比をとった上で加算し、1つのアナログデータを出力させている。

第3図は、従来のD/A変換装置を示す回路図である。AO〜A15はデジタルデータの入力端子、B1はアナログデータの出力端子である。1は上位側デコーダ、2は下位側デコーダであり、3は上位側D/A変換器、4は下位側D/A変換器である。また、6,7,8はバッファ、R1.R2は抵抗であり、電源5はバイアス源である。

各入力端子AO~A15にハイレベル又はローレベルのデジタルデータが印加されると、入力端子A0~A7に入力されたデジタルデータを下位

- 2 -

側デコーダ2が受け、A8~A15に入力されたデジタルデータを上位側デコーダ1が受ける。上位側デコーダ1及び下位側デコーダ8は、夫々8bitの入力信号をデコードするために28=256本の出力信号線を持ち、入力デジタルデータに対応した出力信号線が1つだけ選択された信号線のみがD/A変換器3又は4のスイッチをオンさせることができる。

即ち、D/A変換器 3 及び 4 においては、電源 5 によって与えられた電圧が、等しい抵抗値を持つ抵抗 r 1 、 r 2 、 … r 2 5 6 により分割される・各抵抗の接続点には M O S トランジスタスイッチ 9 が配設されている。この M O S トランジスタスイッチのオン・オフは前記デコーダの出力で制御される・各 D / A 変換器 3 及び 4 には 2 ⁸ = 2 5 6 本の抵抗 r 1 、 r 2 、 … r 2 5 6 が直列に接続されており、 2 5 6 種のアナログデータが用窓されていることになる・

ところで、D/A交換器3及び4の抵抗r1,r2,…r256の抵抗値は全て同一であり、D

上記D/A変換器3の出力はバッファ6を介して抵抗R1へ導びかれ、D/A変換器4の出力はバッファ7を介して抵抗R2へ導かれる。R1とR2の抵抗比を1:0.996とするとにとなる。1:0.996といってに投機器4の合成抵抗によって降下したいできる。1:0.996といって、抵抗性の特度を確保しやすい。このようにして、抵抗

R1とR2により合成されたアナログデータはバッファ8を通ってアナログデータ出力端子B1に出力される。

〔考案が解決しようとする問題点〕

しかしながら、上述の従来のDA変換装置では、 下位桁側DA変換器4のフルスケールの値は上位 桁側DA変換器3の約1LSB分である。

本考案はかかる事情に鑑みてなされたものであって、下位桁側 D / A 変換器の直列接続された抵抗の精度をノイズ等の影響を受けずに正確に測定

- 5 -

することができる D / A 変換装置を提供すること を目的とする。

〔問題点を解決するための手段〕

(作用)

本考案においては、下位桁側D/A変換器の単位抵抗の直列接続体の両端から測定用端子を引き

出している。このため前記端子の両端に電圧を印加することによって、下位桁側のD/A変換器のフルスケールを自由に拡大することができ、下位桁側D/A変換器の直列接続された抵抗の精度を測定する場合に、ノイズ等の影響を受けずに正確な値を測定することができる。

〔実施例〕

第1図は本考案の実施例を示す回路図では、 A0~A15はアクのあれたではアクのある。 A0~A15にタークのあれたではアクののでは、 A0~A15に投資のでは、 A0~A15にはアクログでは、 A0~A15にはアクログでは、 A0~A15にはアクログでは、 A0~A15にはアクログではは、 A0~A15にはアクログではは、 A0~A15にはアクログではは、 A0~A15にはアクログではは、 A0~A15にはののでは、 A0~A15にはののでは、 A0~A15にはののでは、 A0~A15にはののでは、 A0)ははアクログログログログログにでは、 A0)に関ラを対している。 A0)に対する。 A1)に対する。 A1)に対する。

1 0を介してアナログデータの出力端子B1に与えられる。下位側D/A変換器4の直列抵抗体R0の両端に夫々測定用端子B2及びB3が接続されている。R4は直列抵抗体R0に並列接続された抵抗であり、R6は一端が接地された抵抗である。 R4に接続され、他端が接地された抵抗である。 電源5はバイアス源である

各D/A 変換器 3 及び 4 においては、2 s = 2 5 6 本の単位抵抗が直列に接続されてて 列 M で で で を の が 構成されて 5 6 種の アナログ み るの アナログ の の かび 4 には 2 5 6 種の アナログ 機器 3 及び 4 には 2 5 6 種の アナログ 機器 3 及び 4 には 2 5 6 種の アナログ 機器 3 の の が 4 には 値は 全 で の は M の の か が 4 に が 1 に 2 に は M の の か か ッチ 1 に 2 の れ で が 配設 デコーグ 1 に 2 の 出 が 配設 デコーグ 1 に 2 の 出 が 記 デコーグ 1 に 2 の 出 が 記 デコーグ 1 に 2 の 出 が 記 デコーグ 1 に 2 の 出 が れる -

次に、このように構成された D / A 変換装置の動作について説明する。各入力端子 A O ~ A 1 5 にハイレベルまたはローレベルのデジタルデータ

が印加されると、入力端子AO~A7に入力されたデジタルデータを下位側デコーダ2が受け、A8~A15に入力されたデジタルデータを上位側でアータ1が受ける。そうすると、上位側及び下一タに対応した出力信号線が1つだけ選択され、選択された信号線のみがD/A変換器3,4のスイッチをオンにする。ここまでの動作は従来例と同様である。

される。厳密に言えば、D/A変換器4内の合成抵抗は0,996R(但し、Rを上位側D/A変換器3の1LSBとする)であるが、加算器10内で上位側D/A変換器3と下位側D/A変換器4との比が正確に補正される。

次に、下位側D/A変換器4の抵抗の特度を測定する場合について説明する。

第2図は本考案の他の実施例を示す回路図であ

- 1 0 -

.る。第2図中、第1図と同一部分には同一符号を付して説明を省略する。

T1及びT2はNチャネルとPチャネルのMO Sトランジスタからなるトランスミッションゲー トであり、Q1はこれらのトランスミッションゲ ートT1及びT2の制御信号の入力端子である。 各入力端子A0~A15にハイレベル又はローレ ベルのデジタルデータが印加されてから、出力端 子B1にアナログデータが出力されるまでの動作 は全て第1図に示す実施例と同様である。この第 2 図の実施例においては、下位側 D / A 変換器 4 の直列抵抗体ROから直接測定用端子B2、B3 を出すのではなく、直列抵抗体ROにNチャネル 及びPチャネルMOSトランジスタからなるトラ ンスミッションゲートT1及びT2を介して 測定 用端子B2,B3を接続している。このトランス ミッションゲートT1、T2は、実使用時におい て、測定用端子B2,B3から不用意に下位側D /A変換器4に電圧が印加されることを防止する 入力保護機能を兼ねている.

下位側D/A変換器4の抵抗の精度を測定する場合には、入力端子Q1にトランスミッションゲートT1,T2が開くような信号を加え、測定用端子B2,B3間に電圧を与える。これにより、前記第1図の実施例と同様に容易に抵抗精度を測定することができる。

〔 考案の効果)

-12-

また、D/A変換装置の特性を調べる場合、本願のような方法を用いてまず下位側D/A変換器の直線性を測定し、それから下位側D/A変換器と上位側D/A変換器の相対精度を測定し、次に上位側D/A変換器の直線性を測定することによって、より高精度な特性の測定が可能になる。


4. 図面の簡単な説明

第1図は本考案の実施例を示す回路図、第2図は本考案の他の実施例を示す回路図、第3図は従来例を示す回路図である。


AO〜A15;デジタルデータ入力端子、B1;アナログデータの出力端子、1;上位側デコーダ、2;下位側デコーダ、3;上位側D/A変換器、4;下位側D/A変換器、5;電源、T1,T2;トランスミッションゲート、B2,B3;測定用端子

出願人 日本電気株式会社 代理人弁理士 内原 智 (かつ)


-13-



63-1659 3 2



出國人日本電気株式会社 升度 代理人 弁理士 内原 晋 八月恩



第 3 図

395 実開 63-1659 32 出願人 日本電気株式会社 代理人 弁理士 内原 晋